微纳核芯

微纳核芯的技术主线是 3D-CIM™ 三维存算一体：把 DRAM 三维近存、SRAM 存内计算与 RISC-V 存算异构融合，从架构上消除数据搬运开销，在成熟工艺上突破带宽、算力密度与能效瓶颈。公司称实测流片显示 SRAM 存算一体相对冯·诺依曼架构提升 4–6 倍算力密度、5–10 倍能效比 i微纳核芯完成 C1 轮 10 亿元融资，存算一体 AI 芯片年内或将实现规模商业化财联社（科创板日报，转引：搜狐） · 2026-09-09 · 三级（媒体） · 可信度低打开原文。产品分端侧 LP-CIM™（单颗 ≥20T INT8、2GB DRAM、平均功耗 <2W，支持多颗级联）与云侧 PCIe-CIM™ 两条线，2026 年首批三款 3D-CIM 商业芯片计划年内投片 i微纳核芯产品页：LP-CIM™ 与 PCIe-CIM™ 系列 AI 推理芯片参数杭州微纳核芯电子科技有限公司 · 2026 · 一级（公告/招股书） · 可信度高打开原文i微纳核芯公司概况与发展历程（含产品线、历轮融资与荣誉）杭州微纳核芯电子科技有限公司 · 2026 · 一级（公告/招股书） · 可信度高打开原文。生态上公司主打「互补而非替代」，为第三方主芯片厂商提供协处理器方案，并牵头 RISC-V 存算一体应用组（2025 年获工信部任命）i微纳核芯公司概况与发展历程（含产品线、历轮融资与荣誉）杭州微纳核芯电子科技有限公司 · 2026 · 一级（公告/招股书） · 可信度高打开原文。编者判断：存算一体绕开先进制程与 HBM 约束，是国产推理算力的差异化路径，但商业化成败取决于协处理器能否被主流手机主芯片与云厂商板卡架构接纳。